Design Compiler入门经典实验图文教程Lab3

Lab3：实验要进行时序约束的电路框架如下：时序路径用红色箭头标出 该实验主要为一些命令的使用，可能有些枯燥… 实验的总体步骤如实验 1 那样：设置库搜索路径，打开 dc_shell，确认库，读入设计，读入约束并且编译，生成时序、面积报告。 一些新的指令学习： read_db sc_max.db #查看逻辑库文件 sc_max.db，可以知道目标库名字(链接库名字为 cb13…) redirect

>>阅读原文<<