数字逻辑实验内容学习笔记二

VHDL中的中间信号 SIGNAL 是关键字，定义m为中间信号过程。关键字BIT定义了信号的类型，注意信号名称与类型说明之间用冒号分开。第9行的赋值语句中用到了m（y<=m OR c；）,这叫做并行复制语句，表明BEGIN与END之间所有的语句的求值过程是并发的。（信号的性质） VHDL描述逻辑电路的进程形式 第9行信号参数a，b只要有一个发生变化，都有一个进程与之对应 第10行 中间量定义必须是

>>阅读原文<<