静态随机存储器浅论

静态随机存储器 cache就是用静态随机存储器制成的 基本单元电路 两个MOS管串联形成NMOS反相器：输入输出相反 T1，T3互相锁定 T2，T4互相锁定 A与A‘总是电位相反，若A高电平则保存逻辑1，若A低电平则保存逻辑0；实质上就是一个D触发器； T5，T6相当于一把锁： 当二者导通时，可通过二进制位线改变触发器的存储值； 当二者截止时，只要不掉电（VCC始终高电平），T1-T4的状态就会一

>>阅读原文<<