FPGA源同步系统

系统说明： 系统同步     基于同一时钟源进行系统同步，但器件间传输延时无法确定，不适用于高速数据传输 源同步    使用对端的时钟信号作为采样信号，时钟信号和数据信号保持确定的相位关系    应用:SPI-4.2\XGMII\DDR SDRAM    主要存在问题：时钟偏斜    方法：SPA(Static Phase Alignment)               DPA(Dynamic

>>阅读原文<<