verilog语言编写4-16译码器

verilog语言编写4-16译码器@liuchao_L 4-16译码器verilog源文件 module my4_16( a, b, c, d, out ); input a; input b; input c; input d; output reg[15:0]out; [email protected](a,b,c,d)begin case({a,b,c,d}) 4'b0000:ou

>>阅读原文<<