i.MX RT600之I2S外设介绍及应用

恩智浦的i.MX RT600是跨界处理器产品，一样也是i.MX RTxxx系列的开山之做。不一样于i.MX RT1xxx系列单片机，i.MX RT600 采用了双核架构，将新一代Cortex-M33内核与高性能Cadence Tensilica HiFi 4 音频DSP内核相结合，适用于32位沉浸式音频播放和视频用户界面应用。i.MX RT600旨在经过安全、功率优化的嵌入式处理器充分挖掘语音辅助终端节点的潜力，所以针对音频数据的采集、传输和处理，i.MX RT600都有丰富的硬件资源进行支持。其中，针对RT600的I2S外设，本文详细地进行了介绍，并基于i.MX RT600 EVK开发板，在RT600的DSP端（HiFi4）实现了一个音频数字回环的demo。

1、I2S介绍

1.1 I2S 接口

I2S总线为数字音频流的传输提供了标准的通讯接口，由飞利浦制定。I2S总线规范定义了一种3线串行总线，分别是：

一、串行时钟SCK（也称位时钟BCLK），这是SDA线上数据的位时钟。对应SDA的每个数据位，SCLK都有产生一个脉冲。

二、帧时钟WS（也称LRCK，或FSYNC），以大多数单一立体声格式的PDM数据来讲，WS用于切换左右声道的数据；在DSP或TDM模式下用做帧定界符。此外，I2S的采样频率是由WS频率决定的。

三、串行数据（SDA），就是用二进制表示的音频数据流，单个SDA提供一个音频数据流，该数据流可能具备多种格式。

I2S接口除了以上3个总线外，在实际应用中还须要MCLK（Master CLK）时钟。在某些I2S系统中，I2S从设备可能须要使用MCLK来构建位时钟。通常状况下，它是采样率（fs）的整倍数，例如256fs，64fs等。

1.2 RT600 I2S硬件架构

i.MX RT600一共包含8个可配置的通用串行接口模块（Flexcomm接口），Flexcomms 0至6能够配置为I2S接口用于数字音频数据的传输。下图为I2S子系统的总体架构图，每一个I2S模块都包含集成的FIFO和DMA支持， 每一个I2S接口最多支持四个通道对的数据。

1.3 I2S帧格式

介绍完了I2S的接口定义，下面介绍在咱们i.MX RT600上I2S外设提供了哪些帧格式。

首先是经典I2S模式（Classic I2S mode），经典I2S模式规范在SDA上定义了2声道立体声数据，其中WS状态标识左（低）声道和右（高）声道，而且在WS转换后，数据延迟1个SCK时钟。 经典I2S模式的示意图以下所示。

第二种模式是DSP模式（DSP mode）。在DSP模式中，不使用WS来标识左右声道数据，而是将通道的音频数据打包成位流的模式。在这种模式下，一包完整的音频数据流从WS帧的上升沿开始。 经过WS的变化，DSP模式能够演变出以下图所示的三种模式，分别为DSP mode with 50% WS，DSP mode with 1 SCK pulsed WS和DSP mode with 1 slot pulsed WS。

第三种模式为TDM模式。TDM模式可以最多打包4个通道对（左右声道）的音频数据以位流的形式传输， 能够与DSP模式或经典I2S模式结合使用。 经典I2S模式下的TDM示意图以下图所示，一共有4对Slot音频数据（共8声道音频数据），经过如图所示的帧格式由一根SDA总线进行传输。

固然这边须要注意的是，RT600上I2S的SDA总线能发送最多4对Slot音频数据。另外寄存器”Configuration 1“和 ”Configuration register 1 for channel pairs 1, 2, and 3“ 中的ONECHANNEL位决定了I2S的数据通道是否为单通道模式，例如：若是ONECHANNEL设置为0，那么该通道的I2S数据流会被I2S总线视为左右声道数据，若是ONECHANNEL设置为1，那么该通道对的I2S数据流被视为单个声道数据。以上全部举例的帧格式示意图都是以ONECHANNEL=0为基础的。

除了经典I2S模式下的TDM，还有在DSP模式下的TDM格式帧，下图展现的是TDM在DSP modes with 1 SCK pulsed WS模式下的帧格式。所以，RT600可以产生的I2S帧格式的种类是很是丰富的，用户能够根据本身的需求进行配置。

2、应用

2.1 系统架构

在此应用中，音频数字回环demo的整个架构如图所示。WM8904编解码器经过音频数据线来接收音频信号。音频信号通过WM8904后会转变成PCM信号。HiFi4经过一路I2S接口接二连三地接收PCM信号，并使用另外一个I2S接口将PCM信号发送回WM8904编解码器，最后WM8904编解码器输出的音频信号会给播放设备实时播放。另外，HiFi4利用一路I2C接口对WM8904进行初始化配置操做。

2.2 时钟配置及采样频率计算

在RT600上使用I2S外设作音频数字回环的关键一步是选择I2S外设的时钟源，以及配置I2S的采样频率。

首先须要肯定MCLK和I2S的时钟源。 如图所示，MCLK有两个时钟源，分别是48/60m_irc和audio_pll-clk，而I2S至少有5个时钟源。 在此应用中,咱们把MCLK和I2S的时钟源均设置为audio_pll_clk。

配置完MCLK和I2S外设的时钟源后，下一步就是根据实际应用需求配置MCLK的时钟频率和I2S的时钟频率。 I2S的采样频率一般有两大类，下表列出了这两类典型的I2S采样频率。一旦I2S的采样频率肯定了，那WS信号的频率也就肯定了。

Typical Sample Frequency (Hz)	Typical Sample Frequency (Hz)
11025	8000
22050	16000
44100	24000
--------	32000
--------	48000
--------	96000

对于RT600来讲，I2S采样频率是由I2S的时钟源分频获得的，而WS采样频率有上表所列的两大类，为了可以精确地经过时钟分频系数来计算获得这些典型的采样频率，笔者根据经验总结，将I2S的时钟输入源配置为11.289MHz和24.576MHz是比较容易和推荐的。若是I2S的时钟源为11.289MHZ，那么44.1KHz能够经过对其分频获得；若是I2S的时钟源为24.576MHZ，那么96KHz或者48KHz也能够经过对其分频获得。

在音频数字回环的demo中，选择的信号源为PC端48KHz，16bit的立体声（左右声道）音频信号。咱们以此来计算并配置时钟，过程以下：

• 将时钟源audio_pll_clk配置为24.576MHZ，即audio_pll_clk = 24.576MHZ
• WS = 48KHz
• MCLK = audio_pll_clk = 24.576MHZ
• BCLK = WS * 声道数 * 声道位宽 = 48KHz * 2 * 16 = 1.536MHz
• I2S_DIV （I2S分频系数） = audio_pll_clk / BCLK = 24.576MHz / 1.536MHz = 16

此外，在本应用中还须要将I2S模式配置为经典I2S模式。
如下代码给出了I2S时钟的具体配置：

#define DEMO_AUDIO_BIT_WIDTH (16)
#define DEMO_AUDIO_SAMPLE_RATE (48000)    
#define DEMO_I2S_CLOCK_DIVIDER 24576000/2/16/48000
/* attach AUDIO PLL clock to FLEXCOMM1 (I2S1) */
CLOCK_AttachClk(kAUDIO_PLL_to_FLEXCOMM1);
/* attach AUDIO PLL clock to FLEXCOMM3 (I2S3) */
CLOCK_AttachClk(kAUDIO_PLL_to_FLEXCOMM3);
/* attach AUDIO PLL clock to MCLK */
CLOCK_AttachClk(kAUDIO_PLL_to_MCLK_CLK);
CLOCK_SetClkDiv(kCLOCK_DivMclkClk, 1);
SYSCTL1->MCLKPINDIR = SYSCTL1_MCLKPINDIR_MCLKPINDIR_MASK;
/* Set shared signal set 0: SCK, WS from Flexcomm1 */
SYSCTL1->SHAREDCTRLSET[0] = SYSCTL1_SHAREDCTRLSET_SHAREDSCKSEL(1) | SYSCTL1_SHAREDCTRLSET_SHAREDWSSEL(1);
/* Set flexcomm3 SCK, WS from shared signal set 0 */
SYSCTL1->FCCTRLSEL[3] = SYSCTL1_FCCTRLSEL_SCKINSEL(1) | SYSCTL1_FCCTRLSEL_WSINSEL(1);
s_TxConfig.divider = DEMO_I2S_CLOCK_DIVIDER;
s_RxConfig.divider = DEMO_I2S_CLOCK_DIVIDER;

2.3 WM8904 Codec介绍

WM8904是为便携式音频应用而优化的高性能超低功耗立体声编解码器。 WM8904使用标准的I2C总线控制接口，提供对WM8904全部功能的软件配置。 在本应用中，WM8904做为I2C从设备，HiFi4能够经过I2C接口与编解码器通讯，而且可使用I2C进行编解码器初始化和配置。WM8904的单个寄存器的读写操做时序图以下所示。 为了容许在同一接口上仲裁多个从机（或多个主机），WM8904经过使SDA引脚处于三态（而不是将其拉高）来发送逻辑1，所以须要一个外部上拉电阻来将SDA拉高。

一样WM8904也须要被配置为经典I2S模式，其示意图以下所示。能够对比发现，与我前文介绍的经典I2S模式是一致的。在检测到LRCLK边沿后，MSB在BCLK的第二个上升沿可用。 而后按顺序传输直到最低位。另外，能够看到在一个采样的LSB和下一个采样的MSB之间有可能会存在未使用的BCLK时钟信号，这个跟WM8904被配置的采样位有关。

如下代码给出了WM8904的具体配置：

wm8904_config_t wm8904Config = {
    .i2cConfig          = {.codecI2CInstance = BOARD_CODEC_I2C_INSTANCE, .codecI2CSourceClock
                        = 19000000U},
    .recordSource       = kWM8904_RecordSourceLineInput,
    .recordChannelLeft  = kWM8904_RecordChannelLeft2,
    .recordChannelRight = kWM8904_RecordChannelRight2,
    .playSource         = kWM8904_PlaySourceDAC,
    .slaveAddress       = WM8904_I2C_ADDRESS,
    .protocol           = kWM8904_ProtocolI2S,
    .format             = {.sampleRate = kWM8904_SampleRate48kHz, .bitWidth 
                = kWM8904_BitWidth16},
    .mclk_HZ            = 24576000U,
    .master             = false,
};
static void I2C_Config(void)
{
  PRINTF("Configure WM8904 codec\r\n");
  /* protocol: i2s * sampleRate: 48K  * bitwidth:16*/
  if (CODEC_Init(codecHandle, &boardCodecConfig) != kStatus_Success)
  {
    PRINTF("WM8904_Init failed!\r\n");
  }
  /* Initial volume kept low for hearing safety. */
  CODEC_SetVolume(codecHandle, kCODEC_PlayChannelHeadphoneLeft  |kCODEC_PlayChannelHeadphoneRight, 0x0020);
}

2.4 DMA和中断配置

在RT600上作音频数据的处理推荐用DMA，从而减小对CPU资源的消耗。DMA在RT600上推荐的用法是CM33核使用DMA0，而HiFi4使用DMA1。此外，在HiFi4中使用DMA与在CM33端是有必定区别的，这个主要体如今如下几点：

• 须要在XOS或XTOS中注册并启用HiFi4中断。
• 在HiFi4中DMA操做的SRAM地址必须是non-cacheable。
• 须要由使用INPUTMUX注册HiFi4中断。

这些注册的中断与HiFi4的链接关系以下表所示。表中除了提供所需的中断选择以外，还显示了各个中断的中断优先级。L1中断的优先级最低，而L3中断的优先级最高。

如下代码给出了HiFi4 DMA和中断的具体配置：

DMA_Init(DMA1);
/* XCHAL_EXTINT19_NUM, intlevel 2 */
INPUTMUX_AttachSignal(INPUTMUX, 18U, kINPUTMUX_Dmac1ToDspInterrupt); 
xos_register_interrupt_handler(XCHAL_EXTINT19_NUM,
                       (XosIntFunc *) DMA_IRQHandle, 
                     DMA1);
xos_interrupt_enable(XCHAL_EXTINT19_NUM);   
DMA_EnableChannel(DMA1, DEMO_I2S_TX_CHANNEL);
DMA_SetChannelPriority(DMA1, DEMO_I2S_TX_CHANNEL, kDMA_ChannelPriority3);
DMA_CreateHandle(&s_DmaTxHandle, DMA1, DEMO_I2S_TX_CHANNEL); 
DMA_EnableChannel(DMA1, DEMO_I2S_RX_CHANNEL); 
DMA_SetChannelPriority(DMA1, DEMO_I2S_RX_CHANNEL, kDMA_ChannelPriority2);
DMA_CreateHandle(&s_DmaRxHandle, DMA1, DEMO_I2S_RX_CHANNEL);

2.5 音频数据流的处理

MCU在同时接收和发送PCM数据并进行播放的应用场景中，容易出现播放音乐卡顿的状况，为了不出现这种卡顿，一个好的传输机制是必不可少的，下图就给出了一个处理PCM数据的思路。

如图示，总共3个缓冲区用于PCM数据发送（TX）和接收（RX），数据的发送和接收都是经过I2S通道触发DMA请求完成的，这3个缓冲区构成一个闭环。每当一个缓冲区中的PCM数据接收满时，下一个缓冲区将当即开始接收，发送也同理，并且数据的接收和发送是同步的。通俗易懂的讲，I2S的TX永远追不上I2S的RX，而且TX和RX之间永远有个缓冲区是准备好的。从初始框图中能够看到，一开始连续两次提交了I2S的TX和RX的DMA请求，这是为了可以使PCM发送和接收的DMA请求之间从一开始就是无缝衔接的，这可以保证PCM传输不出现时延。

固然，缓冲区的数量取决于用户的实际需求。 当缓冲区为2时，这就构成了一个典型的乒乓缓冲区（ping-pang buffer）。为何我这里采用了3个缓冲区构成1个ring buffer而不采用简单的ping-pang buffer呢？确定有人很疑惑，这是由于当PCM数据较为复杂时，例如我介绍的另外一篇RT600之DMIC外设介绍及应用的文章中，就须要ring buffer的机制。

在本应用中，1帧PCM数据的位宽为32bit（左右声道各16bit），每一个缓冲区设置有8帧PCM数据，也就是说每一个缓冲区的PCM数据长度为256bit。每一个缓冲区的PCM数据长度也对应了I2S通道每次传输的数据长度，在RT600中I2S一次可以传输的音频数据长度最大支持2048bits，因此不能超过这个范围。

3、RT600 硬件演示平台搭建

为了演示I2S音频数字回环的demo，须要有一块以下图所示的RT600 EVK RevE板子，而后还须要注意如下几点：

• JP7.1链接到JP7.2。
• JP8.1链接到JP8.2。
• J3口做为音频信号的输入，能够链接到PC端。
• J4口做为音频信号的输出，连到扬声器。
• 将ISP开关（SW5）切换成0b010，即ON，OFF，ON
• 将USB插入板上J6口。

至此，RT600之I2S外设介绍完毕。