IC设计错误案例006：亚稳态导致的afifo非空即读错误

亚稳态导致的异步fifo非空即读错误 如下图所示：在写时钟侧，数据data_in同时将不同bit位的数据段写入到两个异步fifo，而在读侧，采用其中一个异步fifo中的非空信号empty取反产生读使能ren，读两个异步fifo，此类设计，会偶发的出现异步fifo空读中断的情况，即其中一个异步fifo没数据时，读使能ren有效。 为什么会产生空读现象呢？ 虽然在写侧数据时同时写入的，但是因为格雷码跨

>>阅读原文<<