Verilog编码规则：不使用integer类型，使用精确定义位宽的wire\reg类型

            在初学Verilog时就被前辈教导，使用数字时应精确定义位宽，这是有道理的。             举例：             assign z_dout_t = (z_dout[12] == 1'b1) ? {dist_flag_sync, z_dout[11:0]+1} : {dist_flag_sync, z_dout[11:0]};             这

>>阅读原文<<