常见IC设计/FPGA面试问题之：FIFO深度计算

原文可以看FIFO Depth Calculation 这篇文章。 FIFO深度计算的关键在于： 在规定时间内传输的数据等于接收的数据，写快读慢的情况下，突发burst写入的数据减去该burst时间内读出的数据，多余的数据需要能缓冲下来，让接收端在剩下空闲的时间能从容地把多余的数据读出来。 下面看几道例题。 case1： fA > fB with no idle cycles in both wr

>>阅读原文<<