FPGA数字信号处理（三）串行FIR滤波器Verilog设计

该篇是FPGA数字信号处理的第三篇，选题为DSP系统中极其经常使用的FIR滤波器。本文将在上一篇“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” http://www.javashuo.com/article/p-gjxmrrlg-hk.html的基础上，继续介绍串行结构FIR滤波器的Verilog HDL设计方法。web 串行FIR 并行FIR使用n/2（借助线性相位FIR滤波器

>>阅读原文<<