FPGA数字信号处理（二）并行FIR滤波器Verilog设计

该篇是FPGA数字信号处理的第二篇，选题为DSP系统中极其经常使用的FIR滤波器。本文将简单介绍FIR滤波器的原理，详细介绍使用Verilog HDL设计并行FIR滤波器的流程和方法。接下来几篇会介绍串行结构FIR的Verilog设计、使用Quartus和Vivado的IP核设计FIR的方法。web 数字滤波器 数字滤波器从实现结构上划分，有FIR和IIR两种。FIR的特色是：线性相位、消耗资源多

>>阅读原文<<