加法减法器的设计及其溢出判断

加法减法器的设计及其溢出判断 基础： 异或运算 a⊕1=！a a⊕0=a [Y补]——>求反（符号位也求反）+1——>[-Y补] [Y补]，从由往左，一直遇到第一个1为止遇到的数都不变，其余的数取反（例：0001->1111） 有符号数的串行设计 无符号数的溢出设计 串行设计导致运算速度慢，所以设计并行设计（直接拉到第8min）

>>阅读原文<<