volatile 底层原理解析

并发和并行 并发：逻辑架构 交替跑，时间片上，会发生上下文切换 并行：物理架构 多cpu volatile 汇编翻译后会有一个lock指令（总线锁）,多cpu加载同一个变量，不同的寄存器和高速缓存区会出现缓存不一致现象，怎么办，加锁，不过锁总线性能较低，所以出现了锁缓存行，即缓存一致性协议，譬如mesi协议 msi协议。moesi协议 mesi协议：发生修改的时候让别的cpu的缓存变为I，即无效，

>>阅读原文<<