一张图说明三极管开关电路基极为什么要加下拉电阻！
1. 当上一级IO口输出为PN结构造的晶体管时才考虑 2. 当上一级IO口为MOS管结构时，无需考虑，别JB在这里说高阻抗抗干扰，对于三极管输入来说，有狗屁的高阻抗，说高阻抗的自己好好动动猪脑子 3. 看不懂上图的人可以留言，不懂不要紧，别瞎JB乱蒙
相关文章
- 1. 三极管基极下拉电阻作用---电子发烧友
- 2. 【转载】 集电极开路、漏极开路、上拉电阻、下拉电阻等接口相关基本概念
- 3. 集电极开路、漏极开路、上拉电阻、下拉电阻等接口相关基本概念
- 4. 三极管用作开关电路 - 基极电阻阻值选择
- 5. 三极管开关电路
- 6. 三极管基极下拉电阻大小的确定方法
- 7. 电阻、二极管、三极管搭出的逻辑电路
- 8. PNP三极管和NPN三极管的开关电路
- 9. 【转】简单三极管开关电路
- 10. 扫雷之三极管开关电路
- 更多相关文章...
- • 为什么使用 XML Schemas? - XML Schema 教程
- • 为什么使用 Web Services? - Web Services 教程
- • Git可视化极简易教程 — Git GUI使用方法
- • Kotlin学习（一）基本语法
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
