FPGA三人表决器问题总结

1.全部信号都显示为高阻态,是语法问题形成的,必定要注意下面的ERROR信息.这次为$stop后面未加分号web `timescale 1 ps/ 1 ps module Project_Vote1_vlg_tst(); // constants // general purpose registers reg

>>阅读原文<<