[原创]TimeQuest约束外设之诡异的Create Generated Clocks用法

刚入驻博客园，先搬几篇之前在EDN原创的文章，EDN的链接http://bbs.ednchina.com/BLOG_13570357612_2000177.HTM   最近在altera FPGA里设计一个外设的驱动模块，模块本身逻辑很简单如下图所示，但是模块和外设之间的时序约束问题搞的很头疼,今天先讲讲总结的一些Timequest下外设约束方法，特别是那毫无用户体验而言的Create Gener

>>阅读原文<<