verilog常用语法一让您的FPGA设计更轻松

verilog常用语法一让您的FPGA设计更轻松 作者：lee神 1 参数化     FPGA 设计的硬件语言Verilog中的参数化有两种关键词：define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。     Parameter关键词类似于C语言中的形参可在其他模块调用时实例化参数，这个参数在运行过程中不能修改，在编译时就已经确定好了。 示例：   模块引用如下

>>阅读原文<<