6.FPGA_Verilog流水线流水灯

功能：间隔时间为1s，4个led灯逐个点亮，循环往复 描述：定义一个1s计数器来控制灯的亮灭 时序图如下图所示： 代码： module run_led( input wire sclk , input wire rst_n , output reg led0 , output reg led1 , output reg led2 , output reg led3 ); parameter max

>>阅读原文<<