ODDR2的使用

1.SPartan6 FPGA中， PLL产生的时钟不能直接连到FPGA的通用I/O上；网络 2.若是硬件已经连上了，可经过在PLL输出与通用I/O之间增长ODDR2模块缓冲来解决。ide 3.ODDR2与PLL模块可放在一个V文件中。this 4.ODDR2模块以下：spa   ODDR2 #(     .DDR_ALIGNMENT("NONE"), // Sets output alignme

>>阅读原文<<