FPGA学习笔记（二）——FPGA学习路线及开发流程

######　【该随笔部份内容转载自小梅哥】       #########

1、FPGA学习路线

　　工具使用 -> 语法学习 -> 逻辑设计 -> IP使用 ->接口设计 -> 时序分析 -> 片上系统

一、工具使用

　　Altera：Quartus II

　　Xlinx： Vivado

二、语法学习

　　Verilog HDL（FPGA设计的是电路）

三、 逻辑设计

　　组合逻辑：多路选择器、加法器、译码器、乘法器 ·······

　　时序逻辑：计数器、分频器、移位寄存器、定时器 ·······

　　接口逻辑：UART，CAN，SPI，LVDS ······

　　状态机，线性序列机

四、IP使用

　　计数器、IO、FFT、各类软核CPU（MC8051）·······

五、接口设计

　　Avalon ST、Avalon MM、FSMC和FPGA

六、时序分析

　　时序分析和时序约束

七、片上系统

　　SOPC: 使用FPGA通用逻辑搭建CPU和外围设备电路

　　Intel:     NIOS II 软核CPU，ARM CortexA9硬核

　　Xilinx: MicroBlaze软核CPU，PowerPC硬核，硬核ARM CortexA9

　　MCS805一、开源软核CPU、CortexM0

2、FPGA开发流程

　　一、设计定义

　　二、设计输入（verilog、原理图）

　　三、分析和综合

　　四、功能仿真（modelsim）

　　五、布局布线

　　六、时序仿真

　　七、IO分配及配置文件的生成

　　八、配置（烧写FPGA）

　　九、在线调试

3、工程模板

　　一、Quartus II

　　

• prj -----   工程文件存放目录（ip文件夹存放生成的ip核文件）
• rtl  -----   verilog可综合代码
• img ----- 设计相关图片存放目录（方便写文档）
• doc ----- 设计相关文档存放目录
• testbench ----- 对应的testbench仿真测试文件存放目录

　　二、Vivado

 

 

　　

　　　使用Vivado软件比较方便，直接指定存放工程目录就能够，源文件和测试文件会自动分类存放在子文件夹下：