用Quartus实现2-4线，3-8线，4-16线译码器及控制七段数码管

基本步骤 1.创建工程和文件（顶层BDF，还有一个virlog HDL 文件） 牢记工程名与顶层文件名相同，不然会出现can’t find design entitle，从而编译时出现错误。 2．创建元件： （1）在新工程中创建两个新文件，在File/save as更改文件名和文件地址，在virlog HDL文件中输入代码如下，此代码中包含一个2-4线译码器。 （2）.在左侧任务导航（projec

>>阅读原文<<