ZedBoard+Vivado(三)——自定义AXI外设IP核实现流水灯

硬件：Zedboard 软件：Vivado2018.2 + Win10 1 设计 功能：流水灯 语言：Verilog + C 流程：创建工程->创建AXI外设IP核->IP Integrator->综合、实现、生成Bitstream->SDK 功能图如下，图中的GPIO IP使用自定义的AXI外设，而不使用AXI_GPIO 2 流程 2.1 创建工程 参考ZedBoard+Vivado(一) 2.

>>阅读原文<<