Verilog笔试面试常考易错点整理

本人正在数字IC求职，公众号如下，欢迎大家关注！公众号将会定期推送自己求职过程中实战积累的知识点和题目！ 1. Verilog为什么适合描述硬件设计？ 1）always块间是并行的，符合硬件中电路并行计算的特性 2）always时钟触发的特性，符合寄存器的行为 3）Verilog是一种自顶向下的层次化设计方法，能够将复杂的大型数字系统划分为规模较小4且功能相对简单的单元电路，从而加速大型数字系统的

>>阅读原文<<