Verilog实现iic总线协议

初学者笔记，欢迎讨论（虽然大部分时间可能不在线）web 1、iic总线时序 两根线：SDA、SCK 一、空闲状态：SDA、SCK为高电平 二、开始信号：SCK为高电平期间，SDA产生一个降低沿 三、发送数据：SCK为低电平期间，SDA可变 SCK为高电平期间，SDA不可改变，发送信号 四、应答信号：SDA改成输入（高阻状态，经过使能端改变）svg 下面贴张时序图code 第一个传输的信号为地址位，

>>阅读原文<<