FPGA设计的几种常用基本时序路径

转自：https://blog.csdn.net/dongdongnihao_/article/details/80075976   在高速的同步电路设计中，时序决定了一切，要求所有时序路径都必须在约束限制的时钟周期内，这成为设计人员最大的难题，因此，首先确定和分析基本时序路径有助于设计者快速，准确地计算时序裕量，使系统稳定工作，XILINX公司提倡的几种常用基本路径。 （1）Clock-to-S

>>阅读原文<<