cadence16.5中走线长度设置方法

        对于不少对高速电路板，大部分高速信号线都有线长的要求，主要是考虑高速信号的传播延时、以及阻抗、反射、串扰等要求。下面将使用具体的实例对在cadence16.5中对线长进行约束设置。         首先，打开约束管理器->electrical constraint set->all cinstraints—>user defined,选中以前设置的数据总线D0，而后右键，选择sig

>>阅读原文<<