Radix-4加法器的性能分析——论文解析

论文为英文论文，可能部分有直译错误，论文链接在百度云： 摘要： 我们提出了一种基4静态CMOS全加器电路，与使用标准基2全加器方案相比，它减少了进位加法器中的传输延迟、PDP和EDP。这些改进是通过在晶体管级采用超前进位技术获得的。利用45 nm CMOS工艺参数（电源电压为1.1v）进行Spice模拟，结果表明，基4电路比晶体管数稍大的2位基2纹波进位加法器快24%，而功耗几乎相同。 研究了在进

>>阅读原文<<