systemverilog学习环境的搭建

博主为了搭建sv的学习环境，当初是花费了不少的时间，找了不少软件包。
但因为这些软件包都是破解版的，都比较老旧，而sv是一门新型的硬件描述
语言，因此并不支持。
最后博主仍是找到了，解决的办法：
博主到altera的官网，下载了适用于fpga的modelsim ，这个软件包只要在
安装时选择starter edition就是彻底免费的license。
下面给出连接：
连接: https://pan.baidu.com/s/1FoM29e0mPL4KILO01mJqDw 密码: imv2
直接安装，就能够获得相应的开发环境了。