【Codecs系列】之主流IPC芯片硬件架构的简单分析

DATE: 2019-2-18

---

一、参考

DSP芯片的基本结构
Ti DSP 优化基本策略
TI公司之DSP结构与芯片

二、主流视频编解码硬件架构

2.一、TI公司 DSP芯片

DSP芯片采用哈佛结构，采用流水线技术，具备特殊的DSP指令，专用硬件乘法器(MAC，AAC)，再加上集成电路的优化设计可以使DSP芯片的指令周期在200ns如下。
DSP芯片采用的硬件架构是DSP内核，具备本身特殊的DSP指令，能够进行Intrinsic优化。
基于Keystone架构的DSP：http://www.javashuo.com/article/p-yvemxtvy-dc.html

TMS320C6672：2核DSP

TMS320C6674：4核DSP

TMS320C6678：8核DSP

TMS320C6670：4核通讯片上系统（SoC）

MS320C6671：1核DSP，全系列封装引脚兼容

2.二、 HISI芯片

CPU核采用ARM架构，主流芯片采用大小核Big-little的主从架构。
Hisi3519V101:
双核： A7@800MHZ, 32KB I-Cache
A17@1.25GHZ,32KB I-Cache
Hisi3559AV100:
双核 A73@1.6GHZ、双核A53@1.2GHZ、单核A53@1.2GHZ

2.三、 Amba芯片

Amba芯片的CPU核主要采用ARM架构，以下：
s3lm：ARM Cortex-A9 CPU Core
CV2: Quad-core ARM Cortex-A53
CV22: Quad-core ARM Cortex-A53@1.2GHZ

2.四、Nvidia TX1芯片

TX1:四核 Cortex-A57@1.73GHZ

---

THE END!