Xilinx SRIO_gen2关于时钟的问题

参考时钟（reference clock） 在一开始，我一直不太清楚参考时钟是什么。其实看框图就很清楚，refclk是由系统时钟（sys_clk_p和sys_clk_n）经过差分信号输入缓冲（IBUFDS）得到的，因此refclk其实是和系统时钟同样频率的一个单端信号。从框图中还可以看出，refclk还连接到了串行收发器端，这也和手册中的文字描述是一致的。 最让人费解的是，对于不同链路速率的传输，

>>阅读原文<<