FPGA时序仿真及优化

        在DC综合中， 一般（布局布线）P&R完成后，就进入后仿阶段，为什么要后仿，后仿的目的在于消除或减小理论结果与实际结果之间的差异 ，版图生成以后，版图中的连线及连线间的寄生电阻，寄生电容，甚至寄生电感（现阶段一般后仿不包括电感）都是前仿中没有添加的，亦即，前仿的网表中认为各根连线的电阻电容均为零。事实并非如此，如果这些寄生电阻电容效应足够大，那么实际做出的电路就和前仿差别较大。后仿

>>阅读原文<<