并发数据结构:谈谈volatile变量

由来html 在CLR 2.0 Memory Model中，咱们知道现代CPU架构从CPU到Memory Controller每一级都有速度，容量不一样的高速缓存。之因此这样设计，主要是由于性能。为了进一步提高性能，当线程读取内存中所指望的元素值时，CPU并非只读取咱们所指望的元素值，它实际上会同时读取该值周围的若干字节，并将其放入高速缓存中。这是由于应用程序一般读取的字节在内存中彼此相邻。当应用

>>阅读原文<<