IC/FPGA笔试题分析（五）

下一个笔试题是华为，虽然只有单选和多选，但还是需要准备一下： 这是一个电路中的某一条关键路径，或者是一个单独的设计，都可以去求其最高频率。 考虑到有时钟抖动等许多情况，所以此电路的最小周期应该为： Tmin = Tcq + Tgate + Tsu; 本题的组合逻辑延迟，也就是门延迟是一个反相器inv2，为2ns，而Tcq在这里应该是逻辑延迟6ns。 根据题目信息，可以知道Tmin = 6 + 2

>>阅读原文<<