原理上分析下多线程为什么会有可见性问题

先看看4核CPU的结构示意图 从图中可以看到，CPU一共有3级缓存，分别是L1 cache，L2 cache，L3 cache，经过这3级缓存再加上寄存器，最后才到内存。为什么会有缓存的存在呢，其实这和我们引入Redis的概念是一样的，内存的读写速度比起CPU慢的多，而为了充分的利用CPU的性能，所以在CPU core和内存之间也加入了缓存，数据直接从缓存中读取，就比内存快多了。 那CPU为什么要

>>阅读原文<<