用Verilog实现时钟芯片

文章目录 设计目的 设计思路 设计原理图 代码实现 实验结果 时钟芯片基础——60进制计数器 设计目的 让nexys 4板上的7段码LED显示时钟信息，其中包括时钟的小时，分钟，秒钟部分，且可以实现时钟的中止计时信号，手动调整小时，分钟模块功能。web 设计思路 值得一提的是这里的信号我都用上升沿检测来实现，这样每一个模块均可以直接接受时钟信号，而进位信号或者其余的控制信号均可以经过上升沿检测模块

>>阅读原文<<