QSYS系统简介

QSYS是SoPC Builder的新一代产品。

QSYS系统集成工具自动生成互联逻辑，链接IP和子系统

QSYS的设计理念是提升设计抽象级，从而使机器自动生成底层代码。

Altera的Avalon总线的IP能够与ARM AMBA总线经过QSYS混合。

若是使用的是不一样的总线协议，则用户能够经过使用一个桥元件来把主从元件链接起来，好比可使用AMBA-AHB-to-Avalon桥。

QSYS自定义组件可使用的组件接口包括：

（1）Memory-Mapped(MM)：用于存储器映射的Avalon-MM或AXI主端口和从端口。

（2）Avalon Streaming(Avalon-ST)：用于Avalon-ST源和宿的点对点的链接。

（3）Interrupts：用于生成中断的中断发送器和执行中断的中断接收器之间的点到点的链接。

（4）Clocks, Resets：用于时钟源、复位源之间点到点的链接。

（5）Conduits：用于通道接口之间的点到点的链接。

（6）Avalon Tri-State Conduit：用于链接到PCB上的三态器件的QSYS系统中的三态总线控制器。