FPGA中电源管脚在同一个BANK为何需要多个引脚？

在此链接找到答案：http://xilinx.eetop.cn/viewthread-228198 1、一个bank内所有的VCCIO要连在一起，即使这个bank没有使用； 2、一个back内所有的VCCIO必须相同，不能够使用2种VCCIO标准； 3、一个bank不需要VCCIO，也可以把VCCIO连接到外部电压上； 4、一个bank内使用多个电源管脚是为了均衡供电，避免一个管脚电流过大； 问：

>>阅读原文<<