Xilinx ISE Design Suite14.7开发流程

一、打开ISE Design Suite14.7测试 二、新建项目 File--New Project(通常新建一个文件夹来保存项目)ui 三、选择设备平台(我这里是basys2开发板的,因此我根据这款板子选择配置).net 四、项目总览3d 五、项目建立完成blog 六、新建源文件开发 选择Verilog Module 填入File Name 而后nextget 端口可设置可不设置(这里我先设置
相关文章
相关标签/搜索