verilog异步fifo设计,仿真（代码供参考）

异步fifo设计，仿真 前面研究了同步fifo，并进行了仿真验证，有关同步fifo问题能够参考本人上一篇博客，本次主要对异步fifo进行设计仿真验证。 与同步fifo相比，异步fifo主要不一样之处在于读写时钟不一样，所以异步fifo须要处理的问题较为复杂，一般须要处理注意的问题点有如下几点：git 不一样时钟域之间信号的同步化处理。 异步fifo的空状态与满状态的判断。 fifo主要有两个目的，

>>阅读原文<<