4.3 Verilog练习(2)

目录 练习五. 用always块实现较复杂的组合逻辑电路 练习六. 在Verilog HDL中使用函数 练习七. 在Verilog HDL中使用任务(task) 练习八. 利用有限状态机进行复杂时序逻辑的设计 练习五. 用always块实现较复杂的组合逻辑电路 目的: 1.掌握用always实现组合逻辑电路的方法;2.了解assign与always两种组合逻辑电路实现方法之间的区别。 仅使用ass
相关文章
相关标签/搜索