UVM寄存器篇之三：寄存器模型的集成（上）

本文转自：http://www.eetop.cn/blog/html/28/1561828-6266220.html 我们在上一节大致了解了与寄存器相关的流程，包括寄存器描述文件和UVM寄存器模型生成。从上节给的寄存器模型流程图中我们可以看到，接下来需要考虑选择与DUT寄存器接口一致的总线UVC，该UVC会提供硬件级别的访问方式。要完成一次硬件级别的总线传输，往往需要考虑给出地址、数据队列、访问方

>>阅读原文<<