Bridge from "Video In to AXI4-stream" to "AXI4-stream to Video Out" directly with VTC without VDMA

xilinx vivado下通常的视频流设计，都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read --> axi4 stream to video out这样的路径。网上例子很多，官方参考也有xapp521，实现起来参考无压力。 但这套方案明显的问题是，缓存图像带来帧延迟，对于一些延迟要求高的任务，反倒不希望有VDMA的参与。此

>>阅读原文<<