【iCore1S 双核心板_FPGA】例程五：Signal Tapll 实验——逻辑分析仪

核心代码： //--------------------Module_Signal_TapII-------------------// module Signal_TapII( input CLK_12M, output FPGA_LEDR, output FPGA_LEDG, output FPGA_LEDB ); //-----------------

>>阅读原文<<