时钟系统

晶振是系统工作的原始激励，芯片可以通过外部引脚选择使用外部晶振还是内部晶振。内部晶振容易受到芯片内部热干扰，所以一般的芯片还是会选择在外接晶振。 但是，受电磁干扰，板间布线的限制。晶振频率不能选得太高，需要时钟控制逻辑的PLL提高系统时钟。系统使用MPLL和UPLL这两个PLL。其中UPLL专门用于USB设备。而MPLL以不同的倍频系数产生FCLK给CPU核，HCLK给AHB总线上的设备，PCLK

>>阅读原文<<