Verilog硬件描述语言

Verilog全称是Verilog HDL(Hardware Description Language)设计   Verilog是一门类C语言，语法跟C相似，可是跟C语言又有本质的区别，它是设计硬件的语言，Verilog写出的代码都是有具体硬件实现的ip Verilog代码是并行执行的io   Verilog HDL和VHDL是世界上最流行的两种硬件描述语言。Verilog是IC设计的主流，VHD

>>阅读原文<<