Verilog HDL——层次建模的概念

时间 2020-12-31

标签 verilog 繁體版

原文原文链接

设计方法学数字电路设计中有两种基本方法：自底向上和自顶向下。自顶向下：首先定义顶层功能块，进而分析需要哪些构成顶层模块的必要的自模块，然后对子模块进行分解，直到达到无法进一步分解的底层功能块。自底向上：首先对现有的功能块进行分析，然后使用这些模块来搭建一些规模较大的模块，如此继续直至顶层模块。实际设计中，一般是两种方法结合起来更加方便也更加合理。举例：这是由四个T触发器构成的脉冲进

>>阅读原文<<

1. Verilog HDL概述
2. 【verilog】一、基本概念与层次建模
3. 7、Verilog HDL--结构化建模
4. Verilog HDL三种建模方式
5. Verilog HDL(4）行为级建模
6. 4、Verilog HDL--数据流建模
7. Verilog HDL模块化设计
8. win7+vim搭建+verilog HDL IDE
9. Verilog HDL数字设计与综合（四）Verilog 门级建模
10. Verilog HDL、Verilog-A、Verilog-AMS笔记
更多相关文章...
• 数据库是什么？数据库的概念 - MySQL教程
• DTD - XML 构建模块 - DTD 教程
• 委托模式
• 适用于PHP初学者的学习线路和建议