实验五 含有控制信号的计数器VHDL设计

一、实验目的 学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。 二、实验仪器与器材 计算机1台，GW48-PK2S实验箱1台，QuartusⅡ6.0 1套。 三、实验 1. 基本命题 在QuartusⅡ上设计一个含计数使能、异步复位和计数值并行预置功能的4位加法计数器，并进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。 1)        实验原理 由数电知识可知，4

>>阅读原文<<