华科 计算机组成原理 上机实验二

实验内容： 0. 八位串行加法电路设计 1.八位串行可控加减法法电路设计 利用已经封装好的全加器（封装 1）设计 8 位串行可控加减法电路 2. 四位先行进位电路 3.(1) 四位快速加法器设计 利用已经前一步设计好的四位先行进位电路构造四位快速加法器 (2) 十六位快速加法器设计 利用四位先行进位电路和四位快速加法器构造十六位组间先行进位，组内先行进位快速加法器 (3)32位快速加法器设计 利用

>>阅读原文<<