HDL中的常用约束

1.    保持约束 1.1    keep     保持线网约束     格式：(* KEEP = "{TURE | FALSE}" * )     //上述约束会作用于紧随其后定义的线网     eg：（* KEEP = "TURE" *）     wire    clk50MHz; 1.2    keep_hierarchy     保持层级结构。     eg:三模冗余 2.    乘法器

>>阅读原文<<