PCB设计--时钟线要求和布线

1、时钟线要求 （1）时钟驱动器布局在PCB中心而非电路板外围，布局尽可能靠近，走线圆滑、短，非直角、非T形，布线可选4~8mil，过窄会致使高频信号衰减，并下降信号之间电容性耦合。 （2）避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不一样时钟或信号之间间距 30mil以上，可放在GND和VCC层之间 （3）时钟信号尽可能不采用跨界分割平面 （4）若时钟线

>>阅读原文<<